- 基于FPGA的BPSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不 2024-07-09 点击：10 评论:0
- 基于FPGA的2FSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不 2024-07-04 点击：7 评论:0
- 基于FPGA的2ASK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不 2024-06-29 点击：2 评论:0
- 基于FPGA的A律压缩解压缩verilog实现,包含testbench 2024-06-23 点击：11 评论:0
- 基于FPGA的MSK调制解调系统verilog开发,包含testbench,同步模块,高斯信道模拟模 2024-06-18 点击：13 评论:0
- 基于GA遗传优化算法的Okumura-Hata信道参数估计算法matlab仿真 2024-06-17 点击：6 评论:0
- 基于FPGA的BPSK数字平方环载波同步verilog实现,包含testbench 2024-06-13 点击：9 评论:0
- m基于GA遗传优化的高斯白噪声信道SNR估计算法matlab仿真 2024-06-11 点击：4 评论:0
- m基于FPGA的FIR低通滤波器实现和FPGA频谱分析,包含testbench和滤波器系数MATLA 2024-05-29 点击：7 评论:0
- m基于GA-GRU遗传优化门控循环单元网络的电力负荷数据预测算法matlab仿真 2024-05-20 点击：3 评论:0
- m基于FPGA的MPPT最大功率跟踪算法verilog实现,包含testbench 2024-05-07 点击：8 评论:0
- m基于CCSDS标准的LDPC编码器的FPGA实现,包含testbench,码长1024,码率0.5 2024-04-21 点击：5 评论:0
- m基于FPGA的多功能信号发生器verilog实现,包含testbench,可以调整波形类型,幅度, 2024-04-13 点击：7 评论:0
- m基于FPGA的多通道FIR滤波器verilog实现,包含testbench测试文件 2024-04-06 点击：13 评论:0
- m基于FPGA的217卷积编码维特比译码verilog实现,包含testbench不使用IP核 2024-03-29 点击：14 评论:0
- m基于FPGA的电子钟verilog实现,可设置闹钟,包含testbench测试文件 2024-03-03 点击：5 评论:0
- m基于FPGA的Alamouti编码verilog实现,包含testbench测试文件 2024-02-26 点击：5 评论:0
- m基于FPGA的RS+卷积级联编译码实现,RS用IP核实现,卷积用verilog实现,包含testb 2024-02-04 点击：90 评论:0
- m基于FPGA和IP核的RS编译码verilog实现,包含testbench测试文件 2024-01-06 点击：201 评论:0
- m基于FPGA的Hamming汉明编译码verilog实现,包含testbench测试文件,不使用I 2024-01-06 点击：182 评论:0
0sj_006m,包括程序操作录像+参考文献...
0sj_005m,包括程序操作录像...
0sj_004m,包括程序操作录像...
00_068m,包括程序操作录像...
0sj_002m,包括程序操作录像...
0X_063m,包括程序操作录像...
00_066m,包括程序操作录像+参考文献...
0X_062m,包括程序操作录像...
00_065m,包括程序操作录像...
0X_056m,包括程序操作录像...
00_064m,包括程序操作录像+说明文档+参考文献...
00_063m,包括程序操作录像...
00_062m,包括程序操作录像...
00_061m,包括程序操作录像...
00_060m,包括程序操作录像...
00_059m,包括程序操作录像...
00_058m,包括程序操作录像...
00_057m,包括程序操作录像...
00_056m,包括程序操作录像...
00_055m,包括程序操作录像...
