您现在的位置:首页 >> 通信 >> 内容

基于FPGA的QPSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不

时间:2024/7/27 5:24:12 点击:

  核心提示:0sj_007m,包括程序操作录像+参考文献...

1.完整项目描述和程序获取

>面包多安全交易平台:https://mbd.pub/o/bread/ZpmTk5tt

>如果链接失效,可以直接打开本站店铺搜索相关店铺:

点击店铺

>如果链接失效,程序调试报错或者项目合作可以加微信或者QQ联系。

2.部分仿真图预览


3.算法概述

       QPSK是一种数字调制方式,它将两个二进制比特映射到一个符号上,使得每个符号代表四种可能的相位状态。因此,QPSK调制解调系统可以实现更高的传输速率和更高的频谱效率。

4.部分源码

`timescale 1ns / 1ps

//

// Company: 

// Engineer: 

// 

// Create Date: 2024/07/25 21:19:54

// Design Name: 

// Module Name: QPSK_tops

// Project Name: 

// Target Devices: 

// Tool Versions: 

// Description: 

// 

// Dependencies: 

// 

// Revision:

// Revision 0.01 - File Created

// Additional Comments:

// 

//

 

 

module QPSK_tops(

input i_clk,

input i_rst,

input i_Ibits,

input i_Qbits,

input signed[7:0]i_SNR,

output signed[15:0]o_Ifir,

output signed[15:0]o_Qfir,

output signed[31:0]o_mod_T,

output signed[15:0]o_Nmod_T,

output  signed[31:0]o_modc,

output  signed[31:0]o_mods,

output signed[31:0]o_rIfir,

output signed[31:0]o_rQfir,

output signed[31:0]o_error_num,

output signed[31:0]o_total_num  

);

    

 

//QPSK调制

TQPSK TQPSKU(

.i_clk  (i_clk),

.i_rst  (i_rst),

.i_Ibits(i_Ibits),

.i_Qbits(i_Qbits),

 

.o_Ifir (o_Ifir),

.o_Qfir (o_Qfir),

.o_cos  (),

.o_sin  (),

.o_modc (),

.o_mods (),

.o_mod  (o_mod_T)

);

 

//加入信道

awgns awgns_u(

    .i_clk(i_clk), 

    .i_rst(i_rst), 

    .i_SNR(i_SNR), //这个地方可以设置信噪比,数值大小从-10~50,

    .i_din(o_mod_T[30:15]+o_mod_T[31:16]), 

    .o_noise(),

    .o_dout(o_Nmod_T)

    );  

 

 

//QPSK解调

RQPSK RQPSKU(

.i_clk  (i_clk),

.i_rst  (i_rst),

.i_med  (o_Nmod_T),

.o_cos  (),

.o_sin  (),

.o_modc (o_modc),

.o_mods (o_mods),

.o_Ifir (o_rIfir),

.o_Qfir (o_rQfir)

 

);

    

    

 //计算误码率   

 //I,Q两路分别计算,最后统计平均值作为误码率

//error calculate

wire [31:0]w_error_num1;

wire [31:0]w_error_num2;

Error_Chech Error_Chech_u1(

    .i_clk(i_clk), 

    .i_rst(i_rst), 

    .i_trans({~i_Ibits,1'b1}), 

    .i_rec({~o_rIfir[31],1'b1}), 

    .o_error_num(w_error_num1), 

    .o_total_num()

    );

    

//error calculate

Error_Chech Error_Chech_u2(

    .i_clk(i_clk), 

    .i_rst(i_rst), 

    .i_trans({~i_Qbits,1'b1}), 

    .i_rec({o_rQfir[31],1'b1}), 

    .o_error_num(w_error_num2), 

    .o_total_num(o_total_num)

    ); 

    

assign o_error_num={w_error_num1[31],w_error_num1[31:1]} + {w_error_num2[31],w_error_num2[31:1]} ;

    

endmodule

0sj_007m

---

作者:我爱C编程 来源:我爱C编程
本站最新成功开发工程项目案例
相关文章
相关评论
发表我的评论
  • 大名:
  • 内容:
本类固顶
  • 没有
  • FPGA/MATLAB商业/科研类项目合作(www.store718.com) © 2025 版权所有 All Rights Reserved.
  • Email:1480526168@qq.com 站长QQ: 1480526168