您现在的位置:首页 >> 通信 >> 内容

基于FPGA的16PSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置

时间:2024/8/14 2:55:45 点击:

  核心提示:0sj_010m,包括程序操作录像+参考文献...

1.完整项目描述和程序获取

>面包多安全交易平台:https://mbd.pub/o/bread/ZpmZl59s

>如果链接失效,可以直接打开本站店铺搜索相关店铺:

点击店铺

>如果链接失效,程序调试报错或者项目合作可以加微信或者QQ联系。

2.部分仿真图预览


3.算法概述

    十六进制相位移键控(16PSK, 16-Phase Shift Keying)是一种数字调制技术,它通过改变载波相位来传输信息。16PSK能够在一个符号时间内传输4比特的信息,因此在高速数据传输中得到了广泛应用。

   16PSK是一种相位调制技术,其中载波信号的相位根据要传输的信息发生改变。在16PSK中,一个符号可以表示4比特的信息,即每个符号有16种不同的相位状态。在16PSK中,每个符号可以表示16种不同的相位状态,这16个状态均匀分布在单位圆上,形成一个16点的星座图。

4.部分源码

`timescale 1ns / 1ps

//

// Company: 

// Engineer: 

// 

// Create Date: 2024/08/05 03:30:02

// Design Name: 

// Module Name: TOPS_8PSK

// Project Name: 

// Target Devices: 

// Tool Versions: 

// Description: 

// 

// Dependencies: 

// 

// Revision:

// Revision 0.01 - File Created

// Additional Comments:

// 

//

 

 

module TOPS_16PSK(

input i_clk,

input i_clksample,

input i_rst,

input i_dat,

input signed[7:0]i_SNR,

output [3:0]o_ISET,

output  signed[15:0]o_I16psk,

output  signed[15:0]o_Q16psk,

output signed[15:0]o_Ifir_T,

output signed[15:0]o_Qfir_T,

output signed[31:0]o_mod_T,

output signed[15:0]o_Nmod_T,

 

 

output  signed[31:0]o_modc_R,

output  signed[31:0]o_mods_R,

output signed[31:0]o_Ifir_R,

output signed[31:0]o_Qfir_R,

output  [3:0]o_wbits,

output       o_bits,

output signed[31:0]o_error_num,

output signed[31:0]o_total_num  

);

    

    

T16PSK T16PSKU(

.i_clk  (i_clk),

.i_clksample(i_clksample),

.i_rst  (i_rst),

.i_dat  (i_dat),

.o_ISET (o_ISET),

.o_clk_3div(),

.o_I16psk(o_I16psk),

.o_Q16psk(o_Q16psk),

.o_Ifir (o_Ifir_T),

.o_Qfir (o_Qfir_T),

.o_cos  (),

.o_sin  (),

.o_modc (),

.o_mods (),

.o_mod  (o_mod_T)

);

 

//加入信道

awgns awgns_u(

    .i_clk(i_clksample), 

    .i_rst(i_rst), 

    .i_SNR(i_SNR), //这个地方可以设置信噪比,数值大小从-10~50,

    .i_din(o_mod_T[28:13]), 

    .o_noise(),

    .o_dout(o_Nmod_T)

    );  

 

 

16PSK解调

wire [3:0]o_wbits;

wire      o_bits;

R16PSK R16SKU(

.i_clk  (i_clk),

.i_clksample(i_clksample),

.i_rst  (i_rst),

.o_clk_3div(),

.i_med  (o_Nmod_T),

.o_cos  (),

.o_sin  (),

.o_modc (o_modc_R),

.o_mods (o_mods_R),

.o_Ifir (o_Ifir_R),

.o_Qfir (o_Qfir_R),

.o_wbits(o_wbits),

.o_bits (o_bits)

);

    

    

Error_Chech Error_Chech_u1(

    .i_clk(i_clk), 

    .i_rst(i_rst), 

    .i_trans({~i_dat,1'b1}), 

    .i_rec({~o_bits,1'b1}), 

    .o_error_num(o_error_num), 

    .o_total_num(o_total_num)

    );  

    

    

    

endmodule

0sj_010m

---

作者:我爱C编程 来源:我爱C编程
本站最新成功开发工程项目案例
相关文章
相关评论
发表我的评论
  • 大名:
  • 内容:
本类固顶
  • 没有
  • FPGA/MATLAB商业/科研类项目合作(www.store718.com) © 2025 版权所有 All Rights Reserved.
  • Email:1480526168@qq.com 站长QQ: 1480526168