您现在的位置:首页 >> 通信 >> 内容

基于FPGA的BPSK+卷积编码Viterbi译码通信系统开发,包含帧同步,高斯信道,误码统计,可设

时间:2025/5/23 1:47:59 点击:

  核心提示:0sj_076m,包括程序操作录像...

1.完整项目描述和程序获取

>面包多安全交易平台:https://mbd.pub/o/bread/YZWTmJhvZQ==

>如果链接失效,可以直接打开本站店铺搜索相关店铺:

点击店铺

>如果链接失效,程序调试报错或者项目合作可以加微信或者QQ联系。

2.部分仿真图预览


3.算法概述

基于二进制相移键控(BPSK)、卷积编码及 Viterbi 译码的通信系统,是数字通信领域中典型的抗噪声传输方案。该系统通过卷积编码引入冗余度以抵抗信道干扰,利用Viterbi 算法实现最大似然译码,结合BPSK 调制提升频带利用率,并通过帧同步技术确保收发端数据对齐。其核心流程包括:信源→卷积编码→帧同步头插入→BPSK 调制→信道传输→BPSK解调→帧同步→Viterbi 译码→信源

4.部分源码

   

    

//卷积编码

conv_217_code uut (

.i_clk   (i_clkdx), 

.i_reset (i_rst), 

.i_en    (i_en),

.i_x     (i_bits), 

.o_enc   (o_enc)

);

    

//并串转换

p2s p2su(

.i_clk2x (i_clkd2x), 

.i_reset (i_rst), 

        .i_enc   (o_enc), 

        .o_enc   (o_encs)  

);

    

 

    

    

//调制端    

BPSK_mod BPSK_mod_u(

.i_clk     (i_clk),

.i_clkdx   (i_clkd2x),

.i_rst     (i_rst),

.i_en      (i_en),

.i_bits    (o_encs),

.o_fir     (o_fir),

.o_carrier (),

.o_mod     (o_mod)

);

    

awgns awgns_u(

    .i_clk(i_clk), 

    .i_rst(i_rst), 

    .i_SNR(i_SNR), //这个地方可以设置信噪比,数值大小从-10~50,

    .i_din(o_mod), 

    .o_noise(),

    .o_dout(o_modn)

    );  

    

//解调端 [31:16]

BPSK_demod BPSK_demod_u(

.i_clk           (i_clk),

.i_rst           (i_rst),

.i_mod           (o_modn),

.o_carrier_local (),

.o_dw            (o_dw),

.o_demod         (o_demod),

.o_bits          (o_bits),

.o_bits_data     (o_bits_data),

.o_bits_head     (o_bits_head),

.o_peak          (o_peak),

.o_en_data       (o_en_data),

.o_en_pn         (o_en_pn),

.o_frame_start   (o_frame_start)

);

 

wire [1:0]o_encp;    

s2p s2pu(

.i_clk   (i_clkd2x), 

.i_reset (i_rst|o_frame_start), 

.i_en    (o_en_data), 

        .i_enc   (~o_bits_data[1]), 

        .o_enc   (o_encp)  

);

    

//维特比译码

reg[39:0]dly_start;

always @(posedge i_clkdx or posedge i_rst)

begin

     if(i_rst)

  begin

  dly_start <= 40'd0;

  end

else begin

  dly_start <= {dly_start[38:0],o_frame_start};

     end

end

 

 

wire o_dec; 

conv_217_decode conv_217_decodeu(

.i_clk    (i_clkdx), 

.i_reset  (i_rst|dly_start[6]|dly_start[7]|dly_start[8]|dly_start[9]|dly_start[10]), //

.i_enc    (o_encp), 

.o_dec    (o_dec)

);

 

//error calculate

Error_Chech Error_Chech_u(

    .i_clk(i_clk), 

    .i_rst(i_rst), 

    .i_trans(i_bits), 

    .i_en_data(o_en_data),

    .i_rec(o_dec), 

    .o_error_num(o_error_num), 

    .o_total_num(o_total_num),

    .o_rec2(o_rec2)

    );

 

 

 

endmodule

0sj_076m

---

作者:我爱C编程 来源:我爱C编程
本站最新成功开发工程项目案例
相关文章
相关评论
发表我的评论
  • 大名:
  • 内容:
本类固顶
  • 没有
  • FPGA/MATLAB商业/科研类项目合作(www.store718.com) © 2025 版权所有 All Rights Reserved.
  • Email:1480526168@qq.com 站长QQ: 1480526168