搜索TESTBENCH-FPGA/MATLAB商业/科研类项目合作

基于FPGA的BPSK+costas环实现,包含TESTBENCH,高斯信道,误码统计,可设置SNR 2025-05-16 点击：7 评论:0

基于FPGA的64QAM+帧同步系统verilog开发,包含TESTBENCH,高斯信道,误码统计, 2025-04-22 点击：2 评论:0

基于FPGA的16QAM软解调+帧同步系统verilog开发,包含TESTBENCH,高斯信道,误码 2025-04-08 点击：9 评论:0

基于FPGA的16QAM+帧同步系统verilog开发,包含TESTBENCH,高斯信道,误码统计, 2025-03-24 点击：4 评论:0

基于FPGA的16PSK+帧同步系统verilog开发,包含TESTBENCH,高斯信道,误码统计, 2025-03-13 点击：2 评论:0

基于FPGA的8PSK+帧同步系统verilog开发,包含TESTBENCH,高斯信道,误码统计,可 2025-02-26 点击：3 评论:0

基于FPGA的4FSK+帧同步系统verilog开发,包含TESTBENCH,高斯信道,误码统计,可 2025-02-16 点击：1 评论:0

基于FPGA的4ASK+帧同步系统verilog开发,包含TESTBENCH,高斯信道,误码统计,可 2025-02-13 点击：2 评论:0

基于FPGA的QPSK软解调+帧同步系统开发,包含TESTBENCH,高斯信道,误码统计,可设置SN 2025-02-09 点击：7 评论:0

基于FPGA的QPSK+帧同步系统verilog开发,包含TESTBENCH,高斯信道,误码统计,可 2025-01-29 点击：5 评论:0

基于FPGA的BPSK+costas环实现,包含TESTBENCH,分析不同信噪比对costas环性 2025-01-20 点击：6 评论:0

基于FPGA的BPSK+帧同步系统verilog开发,包含TESTBENCH,高斯信道,误码统计,可 2025-01-10 点击：3 评论:0

基于FPGA的2FSK+帧同步系统verilog开发,包含TESTBENCH,高斯信道,误码统计,可 2025-01-03 点击：8 评论:0

基于FPGA的2ASK+帧同步系统verilog开发,包含TESTBENCH,高斯信道,误码统计,可 2024-12-26 点击：4 评论:0

基于FPGA的变步长LMS自适应滤波器verilog实现,包括TESTBENCH 2024-11-20 点击：9 评论:0

基于FPGA的16QAM调制+软解调系统,包含TESTBENCH,高斯信道模块,误码率统计模块,可以 2024-10-07 点击：5 评论:0

基于FPGA的QPSK调制+软解调系统,包含TESTBENCH,高斯信道模块,误码率统计模块,可以设 2024-10-07 点击：6 评论:0

基于FPGA的4FSK调制解调系统,包含TESTBENCH,高斯信道模块,误码率统计模块,可以设置不 2024-09-30 点击：19 评论:0

基于FPGA的4ASK调制解调系统,包含TESTBENCH,高斯信道模块,误码率统计模块,可以设置不 2024-09-27 点击：3 评论:0

基于FPGA的1024QAM基带通信系统,包含TESTBENCH,高斯信道模块,误码率统计模块,可以 2024-09-16 点击：7 评论:0