您现在的位置:首页 >> 通信 >> 内容

基于FPGA的16QAM+帧同步系统verilog开发,包含testbench,高斯信道,误码统计,

时间:2025/3/24 19:12:59 点击:

  核心提示:0sj2_068m,包括程序操作录像...

1.完整项目描述和程序获取

>面包多安全交易平台:https://mbd.pub/o/bread/aJaZlJdt

>如果链接失效,可以直接打开本站店铺搜索相关店铺:

点击店铺

>如果链接失效,程序调试报错或者项目合作可以加微信或者QQ联系。

2.部分仿真图预览



3.算法概述

       帧同步的过程就是在接收序列中寻找与帧同步码匹配的位置,一旦找到匹配位置,就确定了帧的起始位置,后续的码元就可以按照帧结构进行正确的划分和处理。

4.部分源码

 

T16QAM T16QAMU(

.i_clk  (dat_clk),

.i_clksample(i_clk),

.i_rst  (i_rst),

.i_en   (i_en),

.i_dat  (i_dat),

.o_ISET (o_ISET),

.o_clk_3div(),

.o_I16QAM(o_I16QAM),

.o_Q16QAM(o_Q16QAM),

.o_I16QAMs (o_I16QAMs),

.o_Q16QAMs (o_Q16QAMs),

.o_cos  (),

.o_sin  (),

.o_modc (),

.o_mods (),

.o_mod  (o_mod_T)

);

 

//加入信道

awgns awgns_u(

    .i_clk(i_clk), 

    .i_rst(i_rst), 

    .i_SNR(i_SNR), //这个地方可以设置信噪比,数值大小从-10~50,

    .i_din(o_mod_T[28:13]), 

    .o_noise(),

    .o_dout(o_Nmod_T)

    );  

 

 

16QAM解调

R16QAM R16QAMU(

.i_clk  (dat_clk),

.i_clksample(i_clk),

.i_rst  (i_rst),

.o_clk_3div(),

.i_med  (o_Nmod_T),

.o_cos  (),

.o_sin  (),

.o_modc (o_modc_R),

.o_mods (o_mods_R),

.o_Ifir (o_Ifir_R),

.o_Qfir (o_Qfir_R),

.o_wbits(o_wbits),

.o_bits (o_bits),

.o_bits_head(o_bits_head),

.o_peak(o_peak),

.o_en_data(o_en_data),

.o_en_pn(o_en_pn),

.o_frame_start(o_frame_start)

);

    

    

Error_Chech Error_Chech_u1(

    .i_clk(dat_clk), 

    .i_rst(i_rst), 

    .i_trans({~i_dat,1'b1}), 

    .i_en_data(o_en_data),

    .i_rec({~o_bits,1'b1}), 

    .o_error_num(o_error_num), 

    .o_total_num(o_total_num)

    );  

    

 

0sj2_068m

---

作者:我爱C编程 来源:我爱C编程
本站最新成功开发工程项目案例
相关文章
相关评论
发表我的评论
  • 大名:
  • 内容:
本类固顶
  • 没有
  • FPGA/MATLAB商业/科研类项目合作(www.store718.com) © 2025 版权所有 All Rights Reserved.
  • Email:1480526168@qq.com 站长QQ: 1480526168