核心提示：01_053_m,包括程序操作录像+word设计文档...
1.完整项目描述和程序获取
>面包多安全交易平台:https://mbd.pub/o/bread/Y5uZmZds
>如果链接失效，可以直接打开本站店铺搜索相关店铺：
>如果链接失效，程序调试报错或者项目合作也可以加微信或者QQ联系。
2.部分源码
3.部分仿真图预览
4.算法概述
m基于Lorenz混沌自同步的混沌数字保密通信系统的FPGA实现,verilog编程实现,带MATL
时间：2022/11/7 17:37:46 点击：
作者：我爱C编程 来源：我爱C编程
相关文章
- ·【硬件测试】基于FPGA的QPSK软解调+帧同步系统开发与硬件片内测试,包含高斯信道,误码统计,可设
- ·基于FPGA的QPSK软解调+帧同步系统开发,包含testbench,高斯信道,误码统计,可设置SN
- ·【硬件测试】基于FPGA的QPSK+帧同步系统开发与硬件片内测试,包含高斯信道,误码统计,可设置SN
- ·基于FPGA的QPSK+帧同步系统verilog开发,包含testbench,高斯信道,误码统计,可
- ·基于FPGA的BPSK+costas环实现,包含testbench,分析不同信噪比对costas环性
- ·【硬件测试】基于FPGA的BPSK+帧同步系统开发与硬件片内测试,包含高斯信道,误码统计,可设置SN
- ·基于FPGA的BPSK+帧同步系统verilog开发,包含testbench,高斯信道,误码统计,可
- ·基于FPGA的2FSK+帧同步系统verilog开发,包含testbench,高斯信道,误码统计,可
- ·【硬件测试】基于FPGA的2FSK+帧同步系统开发与硬件片内测试,包含高斯信道,误码统计,可设置SN
- ·【硬件测试】基于FPGA的2ASK+帧同步系统开发与硬件片内测试,包含高斯信道,误码统计,可设置SN
- ·基于FPGA的2ASK+帧同步系统verilog开发,包含testbench,高斯信道,误码统计,可
- ·【硬件测试】基于FPGA的16QAM调制+软解调系统开发与硬件片内测试,包含信道模块,误码统计模块,
- ·【硬件测试】基于FPGA的QPSK调制+软解调系统开发与硬件片内测试,包含信道模块,误码统计模块,可
- ·【硬件测试】基于FPGA的MSK调制解调系统系统开发与硬件片内测试,包含信道模块,误码统计模块,可设
- ·【硬件测试】基于FPGA的4FSK调制解调通信系统开发与硬件片内测试,包含信道模块,误码统计模块,可
- ·【硬件测试】基于FPGA的4ASK调制解调通信系统开发与硬件片内测试,包含信道模块,误码统计模块,可
- ·【硬件测试】基于FPGA的64QAM基带通信系统开发与硬件片内测试,包含信道模块,误码统计模块,可设
- ·【硬件测试】基于FPGA的256QAM基带通信系统开发与硬件片内测试,包含信道模块,误码统计模块,可
- ·【硬件测试】基于FPGA的1024QAM基带通信系统开发与硬件片内测试,包含信道模块,误码统计模块,
- ·【硬件测试】基于FPGA的16QAM基带通信系统开发与硬件片内测试,包含信道模块,误码统计模块,可设
相关评论
发表我的评论
- 大名：
- 内容：
本类热门
- 01-28·基于OFDM调制解调通信系统的频偏估计和采样时钟估计matlab仿真
- 01-20·基于DNN深度学习网络的OFDM信号检测算法的仿真,对比LS和MMSE
- 01-25·对比不同子载波数量下的OFDM和FBMC频谱matlab仿真
- 01-16·通过概率整形技术对64QAM进行星座图整形,并输出GMI指标
- 01-27·svd,BD,ZF,SLNR,MMSE线性预编码性能对比MATLAB仿真
- 10-31·m无线通信的调制解调过程的matlab仿真,包括ASK,FSK,PSK
- 01-14·基于matlab的GPS信号相关检测算法仿真
- 01-13·基于simulink的FM调制解调系统仿真
- 01-19·基于MATLAB的分布式mimo性能仿真,分析能量效率和频谱效率
- 12-03·m基于随机接入代价的异构网络速率分配算法matlab仿真
本类推荐
- 02-09·【硬件测试】基于FPGA的QPSK软解调+帧同步系统开发与硬件片内测试,包含高斯信道,误码统计,可设
- 02-09·基于FPGA的QPSK软解调+帧同步系统开发,包含testbench,高斯信道,误码统计,可设置SN
- 02-04·基于遗传算法的256QAM星座图的最优概率整形matlab仿真,对比优化前后整形星座图和误码率
- 02-04·基于遗传算法的64QAM星座图的最优概率整形matlab仿真,对比优化前后整形星座图和误码率
- 01-29·【硬件测试】基于FPGA的QPSK+帧同步系统开发与硬件片内测试,包含高斯信道,误码统计,可设置SN
- 01-29·基于FPGA的QPSK+帧同步系统verilog开发,包含testbench,高斯信道,误码统计,可
- 01-25·基于DNN深度神经网络的OFDM+QPSK信号检测与误码率matlab仿真
- 01-20·基于FPGA的BPSK+costas环实现,包含testbench,分析不同信噪比对costas环性
- 01-15·基于32QAM的载波同步和定时同步性能仿真,包括Costas环的gardner环
- 01-10·【硬件测试】基于FPGA的BPSK+帧同步系统开发与硬件片内测试,包含高斯信道,误码统计,可设置SN
本类固顶
- 没有
