您现在的位置:首页 >> 通信 >> 内容

m基于FPGA的4ASK调制解调系统verilog实现,包含testbench测试文件

时间:2023/11/12 21:07:43 点击:

  核心提示:00_050m,包括程序操作录像...

1.完整项目描述和程序获取

>面包多安全交易平台:https://mbd.pub/o/bread/ZZaXlZZs

>如果链接失效,可以直接打开本站店铺搜索相关店铺:

点击店铺

>如果链接失效,程序调试报错或者项目合作可以加微信或者QQ联系。

2.部分仿真图预览


3.算法概述

      4ASK调制是一种多进制数字调制方式,它使用四种不同的振幅水平来表示四个不同的符号,每个符号对应两位二进制信息。在4ASK调制中,通过改变载波的振幅来传递信息,不同的振幅水平对应不同的二进制码字。解调过程中,接收机根据接收到的信号幅度来判决原始的二进制信息。与2ASK相比,4ASK调制具有更高的频带利用率,因为它在每个符号周期内可以传递更多的信息。然而,随着进制数的增加,调制解调的复杂性也相应提高,对信道的要求也更加严格。

4.部分源码

`timescale 1ns / 1ps

//

 

module test_ASK4;

 

reg i_clk;

reg i_rst;

reg[1:0]i_bits;

wire signed[15:0]o_4ask;

wire signed[31:0]o_de_4askf;

wire [1:0]o_bits;

 

 

 

 

ASK4 uut(

.i_clk(i_clk),

.i_rst(i_rst),

.i_bits(i_bits),

.o_4ask(o_4ask),

.o_de_4ask(),

.o_de_4askf(o_de_4askf),

.o_bits(o_bits)

);

 

initial

begin

    i_clk = 1'b1;

    i_rst = 1'b1;

    #1000

    i_rst = 1'b0;

end

initial

begin

    i_bits= 2'b00;

    #1024

    i_bits= 2'b1;

    #256

    i_bits= 2'b0;

    #512

    i_bits= 2'b1;

    #512

    i_bits= 2'b1;

    #512

    i_bits= 2'b1;

    #1024

    i_bits= 2'b0;

    #512

    i_bits= 2'b0;

    #256

    i_bits= 2'b1;

    #128

    i_bits= 2'b1;

    #128

    i_bits= 2'b0;

    repeat(100)

    begin

    #256

    i_bits= 2'b0;

    #2048

    i_bits= 2'b11;

    #2048

    i_bits= 2'b00;

    #2048

    i_bits= 2'b01;

    #2048

    i_bits= 2'b10;

    #2048

    i_bits= 2'b00;

    #1024

    i_bits= 2'b11;

    #1024

    i_bits= 2'b10;

    #1024

    i_bits= 2'b10;

    #512

    i_bits= 2'b01;

    #512

    i_bits= 2'b10;

    #512

    i_bits= 2'b10;

    #256

    i_bits= 2'b10;

    #256

    i_bits= 2'b00;

    #512

    i_bits= 2'b01;

    #256

    i_bits= 2'b10;

    #128

    i_bits= 2'b00;

    

    #128

    i_bits= 2'b10;

    #128

    i_bits= 2'b11;

    #1024

    i_bits= 2'b01;

    #512

    i_bits= 2'b00;

    #128

    i_bits= 2'b11;

    #256

    i_bits= 2'b10;

    #128

    i_bits= 2'b10;

    #256

    i_bits= 2'b00;

    end

end

always #1 i_clk=~i_clk;

endmodule

00_050m

---

作者:我爱C编程 来源:我爱C编程
本站最新成功开发工程项目案例
相关文章
相关评论
发表我的评论
  • 大名:
  • 内容:
本类固顶
  • 没有
  • FPGA/MATLAB商业/科研类项目合作(www.store718.com) © 2025 版权所有 All Rights Reserved.
  • Email:1480526168@qq.com 站长QQ: 1480526168