您现在的位置:首页 >> 通信 >> 内容

m基于FPGA的OFDM调制解调系统verilog实现,包括IFFT,FFT以及成型滤波器,包含te

时间:2023/9/16 14:44:27 点击:

  核心提示:00_043m,包括程序操作录像...

1.完整项目描述和程序获取

>面包多安全交易平台:https://mbd.pub/o/bread/ZJ6Wk59t

>如果链接失效,可以直接打开本站店铺搜索相关店铺:

点击店铺

>如果链接失效,程序调试报错或者项目合作可以加微信或者QQ联系。

2.部分仿真图预览


3.算法概述

  正交频分复用(Orthogonal Frequency Division Multiplexing, OFDM)是一种多载波调制技术,其基本原理是将高速数据信号分成多个低速子载波,在每个子载波上调制数据,将所有子载波叠加在一起形成OFDM信号。OFDM信号具有良好的抗多径衰落和频率选择性衰落能力,因此被广泛应用于无线通信和数字电视等领域。

4.部分源码

`timescale 1ns / 1ps

//

// Company: 

// Engineer: 

// 

// Create Date: 2023/02/03 23:29:37

// Design Name: 

// Module Name: Tants

// Project Name: 

// Target Devices: 

// Tool Versions: 

// Description: 

// 

// Dependencies: 

// 

// Revision:

// Revision 0.01 - File Created

// Additional Comments:

// 

//

 

 

module Tants(

                i_clk,

                i_rst,

                

                i_before_fft1,

                i_last_fft1,

                i_enable1,

                i_real_dat,

                i_imag_dat,

                

 

 

                o_real_ifft,

                o_imag_ifft,

                o_start,

                o_ends,

                o_enable 

                 

                );

    

input             i_clk;                

input             i_rst;          

input             i_before_fft1;                

input             i_last_fft1;   

input             i_enable1;  

input signed[15:0]i_real_dat;                 

input signed[15:0]i_imag_dat;   

 

 

output signed[31:0]o_real_ifft;                 

output signed[31:0]o_imag_ifft; 

output  o_start;

output  o_ends ;

output  o_enable;

 

wire signed[31:0]w_real_ifft;                 

wire signed[31:0]w_imag_ifft; 

wire  w_start;

wire  w_ends ;

wire  w_enable;

IFFT_tops IFFT_tops_u(

                .i_clk       (i_clk),

                .i_rst       (i_rst),

                .i_before_fft(i_before_fft1),

                .i_last_fft  (i_last_fft1),

                .i_enable    (i_enable1),

                .i_real_dat  (i_real_dat),

                .i_imag_dat  (i_imag_dat),

                

                .o_start     (w_start),

                .o_ends      (w_ends),

                .o_enable    (w_enable),

                .o_real_ifft (w_real_ifft),

                .o_imag_ifft (w_imag_ifft)

                ); 

 

bd_filters bd_filters_u(

.i_clk       (i_clk),

.i_rst       (i_rst),

.i_start     (w_start),

.i_end       (w_ends),

.i_enable    (w_enable),

.i_ifftI     (w_real_ifft),

.i_ifftQ     (w_imag_ifft),

 

.o_I_filter  (o_real_ifft),

.o_Q_filter  (o_imag_ifft),

.o_enable    (o_enable),

.o_end       (o_ends),

.o_start     (o_start)

);

    

endmodule

00_043m

---

作者:我爱C编程 来源:我爱C编程
本站最新成功开发工程项目案例
相关文章
相关评论
发表我的评论
  • 大名:
  • 内容:
本类固顶
  • 没有
  • FPGA/MATLAB商业/科研类项目合作(www.store718.com) © 2025 版权所有 All Rights Reserved.
  • Email:1480526168@qq.com 站长QQ: 1480526168