- Verilog实现FIR低通滤波器,VIVADO平台开发,包含testbench 2023-02-19 点击:111 评论:0
- 基于FPGA的AES加密解密VIVADO仿真,verilog开发,包含testbench 2023-01-20 点击:1108 评论:0
- m使用FPGA实现基于BP神经网络的英文字母识别,开发平台为VIVADO2019.2,verilog 2023-01-09 点击:108 评论:0
A383,包括程序操作录像...
A268,包括程序操作录像...
05_053_m,包括程序操作录像+参考文献...