您现在的位置:首页 >> 通信 >> 内容

m基于FPGA的数据串并并串转换系统verilog实现,包含testbench,可以配置并行数量

时间:2023/5/7 22:50:18 点击:

  核心提示:00_010m,包括程序操作录像...

1.完整项目描述和程序获取

>面包多安全交易平台

QUARTUSii:https://mbd.pub/o/bread/ZJialp5p

VIVADO:https://mbd.pub/o/bread/ZJialp5s

>如果链接失效,可以直接打开本站店铺搜索相关店铺:

点击店铺

>如果链接失效,程序调试报错或者项目合作可以加微信或者QQ联系。

2.部分仿真图预览





3.算法概述

   串并转换是将串行数据转换为并行数据的过程,即将一串数据按位拆分成多个并行数据。串并转换器的输入为串行数据流,输出为并行数据流。在串并转换器中,需要使用移位寄存器来存储串行数据,并使用多路选择器来选择数据位,将其输出到并行总线上。

   并串转换是将并行数据转换为串行数据的过程,即将多个并行数据合并成一串数据。并串转换器的输入为并行数据流,输出为串行数据流。在并串转换器中,需要使用多路选择器来选择数据位,并使用移位寄存器来存储并行数据,将其按位合并成串行数据。

4.部分源码

`timescale 1ns / 1ps

//

// Company: 

// Engineer: 

// 

// Create Date: 2023/05/07 19:40:52

// Design Name: 

// Module Name: TEST

// Project Name: 

// Target Devices: 

// Tool Versions: 

// Description: 

// 

// Dependencies: 

// 

// Revision:

// Revision 0.01 - File Created

// Additional Comments:

// 

//

 

 

module TEST();

 

reg i_clk;

reg i_rst;

reg i_din;  

wire[15:0]o_datp;  

wire     o_dats;  

s2p s2pu1(  

             .i_clk  (i_clk),

             .i_rst  (i_rst),

             .i_sel  (2'b00),//00锛?路01:4路10鈥?路11锛?6路

             .i_din  (i_din),

 

             .o_datp (o_datp)          

             );

    

p2s p2su2(

             .i_clk  (i_clk),

             .i_rst  (i_rst),

             .i_sel  (2'b00),//00锛?路01:4路10鈥?路11锛?6路

             .i_din  (o_datp),

             .o_dats (o_dats)         

             );

             

             

initial

begin

i_clk=1'b1;

i_rst=1'b1;

#1000

i_rst=1'b0;

end

always #5 i_clk=~i_clk;

initial

begin

i_din=1'b0;

#1000

i_din=1'b1;

#10

i_din=1'b1;

#10

i_din=1'b0;

#10

i_din=1'b1;

#10

i_din=1'b1;

#10

i_din=1'b0;

#10

i_din=1'b1;

#10

i_din=1'b1;

#10

i_din=1'b0;

#10

i_din=1'b1;

#10

i_din=1'b1;

#10

i_din=1'b0;

#10

i_din=1'b1;

#10

i_din=1'b1;

#10

i_din=1'b0;

#10

i_din=1'b1;

 

 

 

 

#10

i_din=1'b1;

#10

i_din=1'b0;

#10

i_din=1'b0;

#10

i_din=1'b1;

#10

i_din=1'b0;

#10

i_din=1'b0;

#10

i_din=1'b1;

#10

i_din=1'b0;

#10

i_din=1'b1;

#10

i_din=1'b0;

#10

i_din=1'b0;

#10

i_din=1'b1;

#10

i_din=1'b1;

#10

i_din=1'b1;

#10

i_din=1'b1;

#10

i_din=1'b0;

 

#500

$stop();

 

 

end

 

endmodule

00_010m

作者:我爱C编程 来源:我爱C编程
本站最新成功开发工程项目案例
相关文章
  • 没有相关文章
相关评论
发表我的评论
  • 大名:
  • 内容:
本类固顶
  • 没有
  • FPGA/MATLAB商业/科研类项目合作(www.store718.com) © 2025 版权所有 All Rights Reserved.
  • Email:1480526168@qq.com 站长QQ: 1480526168